

退火工艺对于 TSV 结构热-机械可靠性影响研究

丁英涛, 陈志伟, 程志强, 王一鸣

(北京理工大学 信息与电子学院, 北京 100081)

摘要: 针对铜柱穿透硅通孔(through silicon via, TSV)结构的热机械可靠性,进行退火工艺对其影响的有限元分析研究. 介绍了基于聚酰亚胺(Polyimide, PI)介质层的 TSV 结构的加工工艺. 比较了在 400 °C 退火温度,保温退火 30 min 条件下,PI 和 SiO₂ 分别作为介质层时 TSV 结构的 Von Mises 应力及 Cu 胀出高度的分布. 在此基础上,进一步针对 PI-TSV 结构分别对其尺寸参数(介质层厚度以及 TSV 直径、高度、间距)和退火工艺参数(退火温度、时间)进行变参分析. 结果表明,与 SiO₂-TSV 相比,PI-TSV 结构退火后具有更好的热机械可靠性,并且适当增加介质层厚度是降低退火后 PI-TSV 结构的 Cu 胀出高度和以及热应力的有效方法.

关键词: 三维集成技术; 硅通孔; 聚酰亚胺; 有限元仿真; 热机械可靠性

中图分类号: TN402

文献标志码: A

文章编号: 1001-0645(2020)05-0519-07

DOI: 10.15918/j.tbit.1001-0645.2018.118

Study on Effect of Annealing Process on Thermo-Mechanical Reliability of Cu Through Silicon Via (TSV) Structure

DING Ying-tao, CHEN Zhi-wei, CHENG Zhi-qiang, WANG Yi-ding

(School of Information and Electronics, Beijing Institute of Technology, Beijing 100081, China)

Abstract: In this paper, a finite element analysis method was used to study the influence of annealing process on the thermo-mechanical reliability of Cu through-silicon via structure. Firstly, the processing technology of TSV structure with polyimide (PI) dielectric layer was introduced. Then, Von Mises stress distribution and Cu protrusion height of TSV structure, which used PI and SiO₂ as the dielectric layer respectively, were compared under 400 °C for 30 min. On this basis, the parameters of PI-TSV were analyzed further, including size parameters of TSV (the thickness of dielectric layer and TSV diameter, height, pitch) and annealing process parameters (annealing temperature and time). The results show that, compared with SiO₂-TSV, PI-TSV structure possesses better thermo-mechanical reliability after annealing, and it is an effective method for the Cu protrusion height and thermal stress reduction to appropriately increase the thickness of PI dielectric layer.

Key words: three-dimensional integrated technology; silicon through via; polyimide; finite element simulation; thermo-mechanical reliability

随着集成电路朝着微型化、高集成化、多功能化的方向革新,摩尔定律将很难继续沿着以缩小特征尺寸来增加集成度的方式发展,而通过利用空间垂直维度,实现不同芯片在垂直方向上的堆叠而形成

的三维集成技术成为了近些年集成电路发展的研究热点. 三维集成技术即是不同的芯片或晶圆进行多层堆叠,利用制作的 TSV 垂直导电通道实现芯片或晶圆在垂直方向上的互连. 因此,三维集成技术

收稿日期: 2018-03-15

基金项目: 国家自然科学基金资助项目(61574016,61774015)

作者简介: 丁英涛(1972—),女,博士,副教授,E-mail: ytd@bit.edu.cn.

成为实现集成电路多功能、高密度、微型化等特点以及不同材质、功能、工艺的芯片异质集成的重要方法^[1-5]。如图1所示即为基于TSV结构的三维集成技术示意图。




图1 基于TSV结构的三维集成系统示意图

Fig.1 The diagram of 3D integrated system based on TSV structure

TSV是实现堆叠芯片或晶圆之间互连的关键结构,所谓的TSV即是由贯穿芯片正背面的垂直导体以及与周围基体相隔离的绝缘层所组成。传统电镀Cu柱的TSV包括中心Cu柱、Cu种子层、扩散阻挡层以及绝缘介质层。由于组成TSV结构的不同材料间的性能差异较大,尤其是热膨胀系数的失配,将使得TSV结构在制备过程中会产生较大热应力,并且应力分布也十分复杂^[6]。进而这将导致严重的热机械可靠性问题,比如Cu柱发生的不可恢复的变形胀出、TSV两端的互连层发生变形甚至断裂,即会严重破坏三维集成结构的互连可靠性^[7-9]。在传统TSV结构中常采用热氧化或者

CVD等方法沉积 SiO_2 作为介质层,然而,随着互连尺寸的不断减小,对互连性能要求的不断提高, SiO_2 作为介质层材料越来越难达到性能要求。而高分子聚合物PI作为介质层材料相比于 SiO_2 具有更低的介电损耗,更好的台阶覆盖能力,更低的弹性模量等特性,特别是PI具有更低的介电常数,有力降低了寄生效应^[10-11]。基于 SiO_2 -TSV结构经过高温后的胀出以及应力分布现象,研究人员通过实验或数值仿真的方法做了大量研究^[12-14],研究表明Cu胀出现象与晶粒长大、Cu柱发生蠕变变形以及界面滑动等因素有关,然而对PI-TSV的研究仍较为空白。

本文介绍了使用“真空辅助旋涂”技术沉积PI介质层的TSV制备工艺。通过有限元仿真的方法,对比研究使用 SiO_2 和PI分别作为介质层时退火对其热机械可靠性的影响,并且在此基础上进一步探究退火温度、退火时间、PI-TSV直径、高度、间距以及绝缘层厚度对PI-TSV结构退火后热机械可靠性的影响,从而指导优化PI-TSV工艺设计。

1 PI介质层TSV的制备工艺

PI-TSV具体制备工艺流程如图2所示。首先经过光刻后利用Bosch工艺在Si衬底上刻蚀出高深宽比的盲孔;接着向盲孔内填充聚酰胺酸溶液(PI的前驱物),并且迅速转移到真空炉中以释放盲孔中的气泡,再使用高速旋涂的方法将大部分溶液从盲




图2 基于PI介质层的TSV结构加工流程示意图

Fig.2 The process flow of PI-TSV structure

孔中甩出,在侧壁和底部沉积一层薄而均匀的介质层,最后再进行固化处理,详细工艺流程可以参考文献[15];紧接着在侧壁和底部沉积阻挡层和 Cu 种子层以及电镀 Cu;然后进行正面再分布层(redistribution layer,RDL)以及键合凸点制备;接着将晶圆和另一晶圆通过面对面键合工艺进行键合;再将晶圆进行减薄处理以裸露出背面 Cu 柱;随后制作背面的 RDL 和键合凸点. 图 3 是 Si 衬底上经过真空辅助旋涂技术固化后形成 PI 介质层的扫描电镜(SEM)剖面图.




图 3 Si 衬底上真空辅助旋涂形成 PI 介质层后 SEM 剖面图
Fig. 3 SEM cross-sectional view of Si substrate after forming PI dielectric layer with vacuum-assisted spin coating approach

2 基于 ANSYS 软件的仿真设置

本文基于商业有限元仿真软件 ANSYS,采用有限元分析的方法探究退火工艺对 TSV 结构热机械可靠性的影响. 根据 TSV 阵列的对称性,建立如图 4 所示的基准模型,其中,TSV 结构的直径、高度以及间距分别为 6 μm、50 μm 和 18 μm,模型整体高度




图 4 Cu 柱 TSV 网格模型
Fig. 4 FEA model of Cu-TSV

为 90 μm. 考虑到分析的准确性,选择单元类型为 SOLID186 单元,其中 TSV 结构模型共有 14 256 个仿真单元,62 995 个节点. 考虑到扩散阻挡层的厚度相对于介质层来说一般较薄,并且主要研究介质层性能、参数的影响,因此,为了简化有限元计算,仿真忽略了扩散阻挡层以及 Cu 种子层.

如表 1 所示即为在有限元仿真中所用材料的相关参数.

表 1 仿真模型中的材料性能参数
Tab. 1 The material properties applied in FEA model

材料	杨氏模量/ GPa	泊松比	热膨胀系数/ (10 ⁻⁶ ·(℃) ⁻¹)	屈服 强度/ MPa
铜	91.77	0.34	17.6	321
硅	$E_X = E_Y = 169$	$V_{YZ} = 0.36$ $V_{ZX} = 0.28$ $V_{XY} = 0.064$	2.8	/
	$E_Z = 130$			
	$G_{YZ} = G_{ZX} = 79.6$			
	$G_{XY} = 50.9$			
聚酰亚胺	3.5	0.34	35	/
二氧化硅	73	0.17	0.5	/

Si 衬底选用正交异性的线弹性材料,PI 和 SiO₂ 选用各向同性的线弹性材料,Cu 则选用各向同性弹性-塑性-蠕变模型,其中塑性行为采用双线性模型,而蠕变模型采用的蠕变应变率 ϵ_{creep} ,作用的应力 σ ,应力作用时间 t ,所在温度 T 的关系可以表示为

$$\epsilon_{creep} = A \exp\left(-\frac{Q}{RT}\right) \sigma^n t^m. \tag{1}$$

式中: A 为常数; Q 为激活能; R 为摩尔气体常数(8.314 J/(mol·K)); n 为应力硬化指数; m 为时间硬化指数,根据 Li 等^[16]对 Cu 材料蠕变行为的研究表明,其中参数分别为: $A = 1.43 \times 10^{10}$, $Q = 197\,000$, $n = 2.5$, $m = -0.9$.

根据 TSV 阵列对称性,在 TSV 模型中 $X = 0$ 及 $Y = 0$ 两侧面被设置为对称面,而另外两侧面施加耦合边界条件,分别约束该面上所有节点 X 方向和 Y 方向上的自由度,底面垂直方向上的自由度约束为 0. 求解过程温度从室温 25℃ 升高到 400℃ (退火温度),再保温 30 min(退火时间),最后降至室温,以此来模拟 TSV 结构的退火过程.

3 结果与讨论

3.1 不同介质层材料对比仿真结果

分析了介质层材料分别为 PI 和 SiO₂ 时,退火后 TSV 胀出高度、Von Mises 应力以及蠕变应变

的分布情况,相应结果如图 5 所示. 由图 5(a)5(b)可知退火后 TSV 垂直方向上的位移主要发生在中心导电 Cu 柱上,并且在轴向方向上,越靠近上表面 Cu 柱的垂直位移越大;而在径向方向上,Cu 柱中心处垂直位移大. 这是由于组成 TSV 各材料热膨胀系数存在较大差异,高温下中心导电 Cu 柱膨胀量较大,但是受到周围 Si 衬底的限制,Cu 柱只能垂直

向上发生胀出现象. 并且结果表明 PI-TSV 和 SiO_2 -TSV 在退火后 Cu 胀出的最大高度分别为 0.511 和 $0.649 \mu\text{m}$,这是由于 PI 的弹性模量比 SiO_2 小得多,其在受到 Cu 膨胀挤压时,依附于 Cu 的变形而产生的形变比 SiO_2 大得多,直观的讲就是 PI 比 SiO_2 更“软”,在一定程度上起到了缓冲效果,从而减少了 Cu 在垂直方向上的胀出量.




图 5 400 °C 退火温度下 PI-TSV 和 SiO_2 -TSV Cu 胀出高度、Von Mises 应力以及 Von Mises 蠕变应变云图

Fig. 5 Cu protrusion height, Von Mises stress and Von Mises creep strain contour of PI-TSV and SiO_2 -TSV under 400 °C

由图 5(c)5(d)可知退火后 TSV 结构上应力主

要集中分布在不同材料的界面处. 对于 PI-TSV 和

SiO₂-TSV 而言,最大 Von Mises 应力分别为 716.3 MPa 和 1 435.2 MPa,前者应力主要集中在 PI 和 Si 衬底界面处的 Si 衬底上,而后者应力主要集中在 Cu 柱和 SiO₂ 界面处的 SiO₂ 上.这是由于在退火过程中,组成 TSV 结构的不同材料间热膨胀系数严重失配,在高温下 Cu 柱的膨胀量比周围衬底材料的膨胀量大,因此就限制住了 Cu 柱向四周膨胀,从而导致了材料间在界面处的相互挤压,进而产生的热应力集中分布在材料间的界面处.并且 PI 对 Cu 柱膨胀的限制弱于 SiO₂,这样就会对界面处的应力有一定的松弛效应,使应力主要集中到了 Si 衬底上,并且应力值也大大降低.由图 5(e)(f)可知退火后 Cu 柱上发生了永久的蠕变形变,并且易发生于应力集中的界面处,对于 PI-TSV 和 SiO₂-TSV 退火后最大 Von Mises 蠕变应变分别为 0.371 和 0.566.

由对比研究结果表明选用 PI 作为介质层材料不仅能降低退火后 TSV 结构 Cu 胀出高度还能降低其应力集中,提高了退火后 TSV 结构热机械可靠性.

3.2 变参分析仿真结果

为进一步探究影响 PI-TSV 退火后热机械可靠性的因素,对 TSV 结构尺寸参数(介质层厚度以及 TSV 直径、高度、间距)和退火工艺参数(退火温度、时间)进行了变参分析,分别比较 PI-TSV 退火后最大 Von Mises 应力以及 Cu 胀出高度.

图 6 为 PI-TSV 结构尺寸参数影响关系图.由图 6(a)可知随 PI 厚度增加退火后最大 Von Mises 应力和 Cu 胀出高度均在下降,这是由于 PI 厚度越大,对中心 Cu 柱膨胀的缓冲效果越明显,而相应的限制作用越小,因此可以在一定范围内增加介质层厚度来抑制 Cu 胀出和降低最大 Von Mises 应力.图 6(b)、6(c)所示 TSV 直径的增加会导致最大 Von Mises 应力以及 Cu 胀出高度增大,而 TSV 高度的增加造成最大 Von Mises 应力有所下降,但总体影响并不大,而 Cu 胀出高度会有所增加后趋于稳定.这可能是因为直径和高度的增加会导致 Cu 体积的增大,膨胀挤压效果更明显则会导致 Cu 胀出高度的增加,而增大到一定值后影响效果变缓.




图 6 介质层厚度、TSV 直径、高度、间距对 PI-TSV 结构最大 Cu 胀出高度以及最大 Von Mises 应力的影响

Fig. 6 Impacts of dielectric thickness, TSV diameter, height, pitch on the maximum Cu protrusion height and Von Mises stress of PI-TSV structure

而最大 Von Mises 应力总体和 TSV 深宽比有一定关系,即随着深宽比的增加会下降,这可能是由于细长的 TSV 本身膨胀程度不高,在径向上的挤压限制效果较低. 如图 6(d)可知间距的变化对 Cu 胀出高度以及最大 Von Mises 应力影响并不明显,这可能是由于随着 TSV 间距的增大,不同 TSV 之间相互影响的效果越来越小,因此,间距的增加对最大 Cu 胀出高度以及 Von Mises 应力影响并不明显.

图 7 所示为退火工艺参数影响关系图. 从图 7(a)可以看出随着退火温度的升高 Cu 胀出高度以及最大 Von Mises 应力均会增加,这是由于退火温度越高由不同材料间热失配引起的形变差异就会越大,其相互限制相互挤压的程度就会越严重. 由图 7(b)

可知退火时间的变化对 Cu 胀出高度以及最大 Von Mises 应力影响不明显,这可能是由于在保温阶段没有温度差,Cu 材料的蠕变行为占主要作用,而随着保温时间加长,Cu 材料蠕变速率会下降,即随着保温时间的加长 Cu 的蠕变形变有限. 因此,保温时间的增长对其影响并不明显.

综上所述,在 TSV 结构尺寸参数中,介质层厚度增加能够有效抑制 Cu 胀出和降低最大 Von Mises 应力,TSV 直径和高度的增加会导致 Cu 胀出高度增加;而最大 Von Mises 应力会随深宽比增加而降低,TSV 间距对其影响并不明显;在退火工艺参数中,退火温度下降能够急剧减小 Cu 胀出高度和最大 Von Mises 应力,而退火时间影响则有限.




图 7 退火温度和时间对 PI-TSV 结构最大 Cu 胀出高度以及最大 Von Mises 应力的影响

Fig. 7 Impacts of annealing temperature and time on the maximum Cu protrusion height and Von Mises stress of PI-TSV structure

4 结 论

本文介绍了基于 PI 介质层的 Cu 柱 TSV 结构的加工工艺,并且利用有限元仿真探究了退火工艺对 TSV 结构的热机械可靠性的影响. 对比仿真结果表明:退火之后,相比于 SiO_2 -TSV,PI-TSV 所产生的最大 Cu 胀出高度以及最大 Von Mises 应力均较低,提高了退火后 TSV 结构热机械可靠性. 而变参分析结果表明:对于 PI-TSV 结构,减小直径和高度会导致最大 Cu 胀出高度下降,而最大 Von Mises 应力则会随深宽比增加而降低,退火温度的下降既能减小 Cu 胀出高度也能降低最大 Von Mises 应力,并且适当增加介质层厚度能成为抑制 Cu 胀出和降低最大 Von Mises 应力的有效方法.

参考文献:

[1] Spiesshoefer S, Rahman Z, Vangara G, et al. Process in-

tegration for through-silicon vias[J]. Journal of Vacuum Science & Technology A Vacuum Surfaces & Films, 2005, 23(4): 824-829.

[2] Lu J Q. 3-D hyperintegration and packaging technologies for micro-nano systems[J]. Proceedings of the IEEE, 2009, 97(1): 18-30.

[3] Lau J H. Evolution, challenge, and outlook of TSV, 3D IC integration and 3D silicon integration[C]// International Symposium on Advanced Packaging. [S. l.]: IEEE, 2011: 462-488.

[4] Shen W W, Chen K N. Three-dimensional integrated circuit (3D IC) key technology: through-Silicon via (TSV) [J]. Nanoscale Research Letters, 2017, 12(1): 56.

[5] 林来存, 王启东, 邱德龙, 等. 基于光敏玻璃的垂直互连通孔仿真与电镀工艺研究[J]. 北京理工大学学报, 2018, 38(1): 52-57.

Lin Laicun, Wang Qidong, Qiu Delong, et al. Formation and metallization process study on high aspect ratio

- Through-Glass-Via (TGV) within photosensitive glass[J]. Transactions of Beijing Institute of Technology, 2018, 38(1): 52–57. (in Chinese)
- [6] 秦飞,王珺,万里兮,等. TSV 结构热机械可靠性研究综述[J]. 半导体技术, 2012, 37(11): 825–831.
- Qin Fei, Wang Jun, Wan Lixi, et al. Review on the thermal mechanical reliability of TSV Structures[J]. Semiconductor Technology, 2012, 37(11): 825–831. (in Chinese)
- [7] Wolf I D, Croes K, Pedreira O V, et al. Cu pumping in TSVs: effect of pre-CMP thermal budget[J]. Microelectronics Reliability, 2011, 51(9–11): 1856–1859.
- [8] Lu K H, Zhang X, Ryu S K, et al. Thermo-mechanical reliability of 3-D ICs containing through silicon vias[C]// Electronic Components and Technology Conference. [S. l.]: IEEE, 2010: 630–634.
- [9] Croes K, Messemaker J D, Li Y, et al. Reliability challenges related to TSV integration and 3D stacking[J]. IEEE Design & Test, 2016, 33(3): 37–45.
- [10] Yan Y Y, Xiong M, Liu B, et al. Low capacitance and highly reliable blind through-silicon-vias (TSVs) with vacuum-assisted spin coating of polyimide dielectric liners[J]. Science China Technological Sciences, 2016, 59(10): 1581–1590.
- [11] Mariappan M, Fukushima T, Bea J C, et al. Capacitance characteristics of low-k low-cost CVD grown polyimide liner for high-density Cu through-Si-via in three-dimensional LSI[J]. Japanese Journal of Applied Physics, 2016, 55(4S): 04EC12.
- [12] Heryanto A, Putra W N, Trigg A, et al. Effect of copper TSV annealing on via protrusion for TSV wafer fabrication[J]. Journal of Electronic Materials, 2012, 41(9): 2533–2542.
- [13] Messemaker J D, Pedreira O V, Moussa A, et al. Impact of oxide liner properties on TSV Cu pumping and TSV stress[C]// Reliability Physics Symposium. [S. l.]: IEEE, 2015: 4c. 5. 1–4c. 5. 10.
- [14] Dutta I, Kumar P, Bakir M S. Interface-related reliability challenges in 3-D interconnect systems with through-silicon vias[J]. JOM, 2011, 63(10): 70–77.
- [15] Ding Y, Xiong M, Yan Y, et al. Innovative polyimide liner deposition method for high-aspect-ratio and high-density through-silicon-vias (TSVs)[J]. Microelectronic Engineering, 2016, 149(C): 78–84.
- [16] Li G, Thomas B G, Stubbins J F. Modeling creep and fatigue of copper alloys[J]. Metallurgical and Materials Transactions A, 2000, 31(10): 2491–2502.

(责任编辑:刘芳)